

PTO/SB/02B (08-03) Approved for use through 08/31/2003. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION – Supplemental Priority Data Sheet

Foreign applications:				
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092128001	Taiwan R.O.C.	10/8/2003		
			1	

This collection of information is required by 35 U.S.C. 115 and 37 CFR 1.63. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 21 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 (1-800-786-9199) and select option 2.

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereund

申 請 日: 西元 <u>2003</u>年 <u>10</u> 月 <u>08</u> 日 Application Date

申 請 案 號: 092128001

Application No.

申 請 人:瑞昱半導體股份有限公司

Applicant(s)

인 리디 리디 리디 미디 미디 미디 리디 리디 리디 리디 미디 미디 미디 미디 미디 미디

局

長

Director Gemeral







發文日期: 西元 <u>2004</u> 年 <u>1</u> 月 Issue Date

發文字號: **09320056570** Serial No.

CERTIFIED COPY OF PRIORITY DOCUMENT

申請日期:	IPC分類	
申請案號:		Ž,

(以上各欄	由本局填電	發明專利說明書
	中文	萬用介面控制電路
發明名稱	英文	GENERAL INTERFACE CONTROL CIRCUIT
. –	姓 名 (中文)	1. 張輝煌
	姓 名 (英文)	1. CHANG, HUI-HUANG
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
()(1)()	住居所 (中 文)	1. 新竹縣芎林鄉三民路——三號八樓之三
	住居所 (英 文)	1.8F-3, No. 113, San-Min Rd., Chiung-Lin Hsiang, Hsin-Chu Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 瑞昱半導體股份有限公司
•	名稱或 姓 名 (英文)	1. REALTEK SEMICONDUCTOR CORP.
Ξ	國 籍 (中英文)	1. 中華民國 TW
申請人 (共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	1.2 Industry E. Rd. IX, Science-Based Industrial Park, Hsin-Chu Hsien, Taiwan, R.O.C.
	代表人 (中文)	1. 葉博任
	代表人(英文)	1. YEH, PO-LEN
	CKINKANIA 1	R. N. J. M. Y. I. S. Y. R. Y. P. C. Z. M. T. Z. M. T. M. I. II. II. II. II. II. II. II. II.

四、中文發明摘要 (發明名稱:萬用介面控制電路)

本發明提供一種介面控制電路,用來輸出或輸入預設數目筆資料,該介面控制電路包含有至少一控制表,用來控制排列順序、接腳數、以及週期等設定;以及一時序控制單元,電連於該至少一控制表,用來將該預設數目筆資料於該設定個週期內由該設定的接腳輸出或輸入。

五、英文發明摘要 (發明名稱: GENERAL INTERFACE CONTROL CIRCUIT)

An general interface control circuit for outputting or inputting a predetermined number of data includes at least a control table for providing a predetermined sequence, a predetermined number of I/O pins, predetermined cycles for outputting/inputting the predetermined number of data. The interface control circuit further includes a timing control unit



四、中文發明摘要 (發明名稱:萬用介面控制電路)

五、英文發明摘要 (發明名稱: GENERAL INTERFACE CONTROL CIRCUIT)

electrically connected to the control table for outputting/inputting the predetermined number of data through the predetermined number of I/O pins during the predetermined cycles.



六、指定代表圖

- (一)、本案代表圖為:第_____圖
- (二)、本案代表圖之元件代表符號簡單說明:
- 30 電路系統
- 32 介面控制電路
- 34 外部電路系統
- 36 控制表
- 38 萬用介面控制單元
- 40 資料順序選擇表
- 44 接腳順序選擇表
- 42 輸出入時序控制表
- 48 接腳



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先
		無	
		7W .	
		•	·
	•		
二、[]主張專利法第二十	-五條之一第一項僧	憂先權:	
申請案號:		t-	
日期:		無	
三、主張本案係符合專利	月法第二十條第一項	頁□第一款但書或[]第二款但書規定之期間
日期:			•
四、□有關微生物已寄存	序於國外:		eși.
寄存國家: 寄存機構:		無	
寄存日期:			
寄存號碼: □有關微生物已寄存	於國內(本局所指	定之寄存機構):	
寄存機構: 寄存日期:		M	이 발표 이 보고 발표를 받으면 하는 것이다. - 이 학교 이 보고 있는 것이다.
寄存號碼:			
□熟習該項技術者易	於獲得,不須寄存	•	
			사용 시간 시간 시간 시간 경험하게 되었다. 그렇게 되었다.

五、發明說明 (1)

【技術領域】

本發明提供一種介面控制電路及相關方法,尤指一種可調整傳輸資料之排列順序、輸出入接腳之數目及位置、以及輸出入之時序及控制訊號的介面控制電路及相關方法。

【先前技術】

一般在將兩個電路系統相互連接時,需要透過一介面控制 電路,並預先定義好欲傳輸之資料型式、輸出入接腳的數 目、以及在多少個時脈期內完成資料傳輸之運作。圖一為 一習知介面控制電路 12的功能方塊圖,介面控制電路 12係 設置於一第一電路系統10中,而第一電路系統10可透過此 介面控制電路12與一第二電路系統14溝通。第一電路系統 10另包含一用來輸出或輸入資料之複數個第一接腳18,而 第二電路系統 14則設置有對應之複數個第二接腳 20及一第 二內部電路22。在實際操作時,對第一電路系統10而言。 所欲溝通之第二電路系統14可能具有不同的規格,而每於 種特定規格之第二電路系統 14會對應至不同的輸出入時序 及接腳數 (第二接腳 20的數目),使得當第一電路系統 10欲 連接至不同規格之第二電路系統14時,第一電路系統10中 之介面控制電路 12必須做出適當的調整。再者,當第一電 路系統 10同時連接至複數個不同規格之第二電路系統 14 時,則大幅增加介面控制電路12運作的困難度。舉例而





五、發明說明 (2)

言,圖一之第一電路系統 10可視為一列印控制數位電路,同時連接至複數種不同型式的噴墨頭並控制其運作,若此些噴墨頭分別使用不同規格的功率驅動晶片 (第二電路系統 14),而這些不同規格的功率驅動晶片分別對應至不同型式的控制介面,如此一來,習知之第一電路系統 10若仍要使用統一的介面,亦即介面控制電路 12,是無法符合這些不同規格的功率驅動晶片不同型式的控制介面。

【內容】





五、發明說明 (3)

本發明的主要目的在於一種可調整介面特性之介面控制電路及方法,以達到介面的彈性控制。

【實施方法】

圖二為本發明一介面控制電路 32之一實施例的示意圖。介面控制電路 32設置於一電路系統 30中,此電路系統 30可透過此介面控制電路 32與外部電路系統 34溝通。由於要配合外部電路系統 34的介面控制需求,此電路系統 30有預設數





五、發明說明 (4)

目筆(設為n筆)資料需經由預設數目個(設為n個)接腳 48輸出至外部電路系統 34, 且整個傳輸過程必須在預設數目個週期(設為T個)內完成,因此,為使介面控制電路 32在此特定規格下完成此次傳輸,該介面控制電路 32包含有至少一控制表 36與一萬用介面控制單元 38, 此些控制表 36用來提供一預設排列順序、預設接腳數以及預設週期數等參數,而萬用介面控制單元 38則與該控制表 36相連,依據數內,萬預設之 m個接腳 48處輸出至外接的外部電路系統 34,例如,若依據外部電路系統 34的要求, n設為 50而 m設為 10,而 T所設定的值須大於或等於 5(50/10=5),如此一來,介面控制電路 32需控制此 50筆資料於至少五個週期內,分批由預設之 10個接腳 48處分別輸出。





五、發明說明 (5)

RAM, ROM等。再者,在硬體配置上,每一控制表可搭配執行相關操作之韌體及硬體裝置,形成另一種實施例。

, 亦可將該控制表 36置於該萬用介面控制單元 38內 請參閱圖三,圖三為本發明萬用介面控制電路32之詳細示 萬用介面控制電路32包含一資料順序選擇模組60、 一接腳順序選擇模組 62以及一輸出入時序控制模組 64。 料順序選擇模組60包含一資料順序選擇表70,用來提供預 設排列順序,資料順序選擇模組60可依據該預設排列順序 由電路系統50中存取預設數目筆資料。接腳順序選擇模組 62包含一接腳順序選擇表 72, 用來決定出預設接腳數以及 分别對應於所欲輸出入之資料之接腳58位置,而接腳順序 選擇模組 62可依據接腳順序選擇表 72之內容,將資料寫入 該預設數目個接腳 58中。輸出入時序控制模組 64電連於資 料順序選擇模組60與接腳順序選擇模組64之間,包含一輸 出入時序控制表 74,可提供一輸出入時序以及至少一控制 訊號,整合資料順序選擇模組60與接腳順序選擇模組64之 運作,使預設數目筆資料於預設數目個週期內由預設數目 個接腳 58輸出電路系統 50,或由外部電路系統 54輸入電路 系統 50中。

圖四為資料順序選擇模組 60及接腳順序選擇模組 62於資料輸出時之運作情形。資料順序選擇模組 60包括一資料順序選擇表 70、一資料選擇器 63(Multiplexer)以及一計數器





五、發明說明 (6)

61(Counter),藉由計數器 61帶動資料順序選擇表 70,讓資料選擇器 63(可為一多工器),能依據資料順序選擇表 70所提供之預設排列順序,由電路系統 50中存有複數筆資料之一資料源 66中依序選取出預設數目 (n)筆資料 (SRCO、SRC1至 SRCn-1),此選取出之預設數目 (n)筆資料會依此預設排列順序傳送至接腳順序選擇模組 62。接腳順序選擇表 72、母與接腳順序選擇表 72相連之計數器 71、以及一對應於預設數目 (m)個接腳 58的輸出暫存器 65(0UTO、0UT1至 0UTm-1)。接腳順序選擇表 72可預先決定出預設之接腳數 (m),同時藉由計數器 71驅動接腳順序選擇表 72。讓接腳順序選擇表 72選擇適當之輸出接腳原序選擇表 72。讓接腳順序選擇表 72選擇適當之輸出接腳 58將預設數目 (n)筆資料分批寫入輸出暫存器 65(具有 m 個儲存空間)中,作為輸出之準備。另一實施例為可省略資料選擇器 63,而是由資料順序選擇表 70直接驅動資料源 66輸出至輸出暫存器 65。

圖五為輸出入時序控制模組 64的架構及運作情形。與圖四一同觀之,輸出入時序控制模組 64與資料順序選擇模組 60及接腳順序選擇模組 62相接,包含了一計數器 81、一輸出入時序控制表 74。輸出入時序控制模組 64由計數器 81送給輸出入時序控制表 74一個循序訊號 ST,由於輸出入時序控制表 74中記錄有介面控制之輸出入時序及相關控制訊號 (如圖中之 NO、N1、…、NS至 NS+2),資料順序選擇模組 60與接腳順序選擇模組 62可依據輸出入時序控制表 74之內容





五、發明說明 (7)

協調兩者的運作,同時,這些訊號可直接由輸出入時序控制模組 64輸出,並藉由一暫存器或一栓鎖器 (Latch) 69達成同步傳輸 (如圖中對應於 NO至 N S之暫存器 (栓鎖器) T O至 T S)。此外,如圖二實施例所述,控制訊號中亦可包含與輸入輸出操作相關的參考訊息,如圖五中所示之一輸入控制訊號 F I N及一輸出控制訊號 F OUT,資料順序選擇模組 60 與接腳順序選擇模組 62可搭配此些控制訊號執行資料輸出或輸入之功能。

請參閱圖六為資料順序選擇模組 60與接腳順序選擇模組 62於資料輸入時之運作情形。接腳順序選擇模組 62包含了接腳順序選擇表 72、計數器 71、一輸入暫存器 67、以及一資料選擇表 72、計數器 67(INO、IN1至 INm-1)近似於圖四之輸出暫存器 65並對應於電路系統 50之 (m個)接 78, 計數器 71與接腳順序選擇表 72相連,驅存器 67輪剛順序選擇表 72提供預設之接腳數 及將資料由輸入 58, 計數器 71與接腳順序選擇表 72提供預設之接腳數 73(可為一多工器)依據接腳順序、進程表 72之內容選出欲輸入的資料,傳送至電路系統 50中儲存資料之一資料 目標位置 76(DESO、DES1至 DESn-1)與中儲存選擇模組 60中。資料順序選擇 40包含了一用來提供預設排列順序之資料順序選擇表 70及計數器 61驅動資料順序選擇表 70,讓 70 時資料選擇器 73選出的預設數目筆資料依此預設排列順序,寫入資料目標位置 76中對應之位置。另一實施例為省





五、發明說明 (8)

略接腳順序選擇模組 62, 將該資料選擇器 63直接輸出至接腳 58。

將資料輸出與輸入加以分別的情況下,把資料順序選擇模組 60分為一輸出資料順序選擇模組 81以及一輸入資料順序選擇模組 82分為一輸出接腳順序選擇模組 62分為一輸出接腳順序選擇模組 87,即成為下遊圖七實施例。圖七為本發明萬用介面控制電路 80又一實施例的示意圖。

事實上,若將三種控制表(資料順序選擇表、接腳順序選擇表、及輸出入時序控制表)皆為一獨立之技術特徵,並可各別應用於一般的介面控制電路上。本發明利用查表以彈性控制輸出入介面的完整技術特徵,使本發明之介面控制電路在低成本及操作簡易的優勢下,任意調整輸出入接制數、輸出入資料量、輸出入資料順序、控制時序等介面特性,因應各種規格之外接電路的介面需求。

上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





圖式簡單說明

圖式之簡單說明

圖一為一習知介面控制電路的功能方塊圖。

圖二為本發明一介面控制電路之一實施例的示意圖。

圖三為本發明介面控制電路之另一實施例的示意圖。

圖四為圖三介面控制電路之一詳細實施例的示意圖。

圖五為圖三介面控制電路之另一詳細實施例的示意圖。

圖六為圖三介面控制電路之又一詳細實施例的示意圖。

圖七為本發明介面控制電路又一實施例的示意圖。

圖式之符號說明

10 第一電路系統

32、52、82 萬用介面控制電路

16、66 資料源

22 第二內部電路

30、50 電路系統

14、34、54 外部電路系統

36 控制表


38 萬用介面控制單元

40、70 資料順序選擇表

42、72 接腳順序選擇表

44、74、94 輸出入時序控制表

48、58 接腳



圖式簡單說明


- 60 資料順序選擇模組
- 61、71、81 計數器
- 62 接腳順序選擇模組
- 63、73 資料選擇器
- 64、84 輸出入時序控制模組
- 65 輸出暫存器
- 67 輸入暫存器
- 69 暫存器
- 76 資料目標位置
- 81 輸出資料順序選擇模組
- 83 輸入資料順序選擇模組
- 85 輸出接腳順序選擇模組
- 87 輸入接腳順序選擇模組
- 91 輸出資料順序選擇表
- 93 輸入資料順序選擇表
- 95 輸出接腳順序選擇表
- 97 輸入接腳順序選擇表



1.一種介面電路位於一電路系統中,用以傳送一資料,包含:

複數個輸出入端;

- 一輸出入端順序選擇表,用以記錄一至少一輸出入端資料;以及
- 一輸出入端順序選擇模組,依據該至少一輸出入端資料,依序由該複數個輸出端之該至少一輸出入端傳送該資料。
- 2. 如申請專利範圍第1項之介面電路,其中該輸出入端順序選擇表係為可更新的。
- 3. 如申請專利範圍第 1項之介面電路,其中該電路系統係連接於一第二電路系統,且該輸出入端順序選擇表中之內容係對應於該第二電路系統之需求。
- 4. 如申請專利範圍第 1項之介面電路,還包括:
- 一資料順序選擇表,用來提供一排列順序;及
- 一資料順序選擇模組,依據該排列順序,由該至少一輸出入端依序傳送該資料。
- 5. 如申請專利範圍第1或第4項之介面電路,還包括:
- 一時序控制表,用來提供一週期資料;及
- 一時序控制單元,依據該週期資料,傳送該資料。



- 6. 如申請專利範圍第 5項之介面電路,其中該時序控制單一元可依據該週期資料,輸出一時序信號。
- 7. 一種介面電路,用以傳送一資料,該介面控制電路包含有:

至少一輸出入端;

- 一資料順序選擇表,用來提供一排列順序;及
- 一資料順序選擇模組,依據該排列順序,由該至少一輸出入端依序傳送該資料。
- 8. 如申請專利範圍第7項之介面電路,其中該資料順序選擇表係為可更新的。
- 9. 如申請專利範圍第7項之介面電路,其中該電路系統係連接於一第二電路系統,且該資料順序選擇表中之內容係對應於該第二電路系統之需求。
- 10. 如申請專利範圍第7項之介面電路,還包括:
- 一時序控制表,用來提供一週期資料;及
- 一時序控制單元,依據該週期資料,傳送該資料。
- 11. 如申請專利範圍第10項之介面電路,其中該時序控制單元可依據該週期資料,輸出一時序信號。




- 12. 一種介面電路,用來輸出一時序信號,該介面控制電路包含有:
- 一時序控制表,用來提供一週期資料,該週期資料與該時序信號相對應;及
- 一時序控制單元,依據該週期資料,輸出該時序信號。
- 13. 如申請專利範圍第12項之介面電路,其中該時序控制表還包括一準位資料,該準位資料與該時序信號相關。
- 14. 如申請專利範圍第 12項之介面電路,其係設置於一電路系統中,該電路系統係藉由該介面控制電路連接至至少一第二電路系統,其中該時序控制表中之內容係皆對應於該至少一第二電路系統之需求。
- 15. 如申請專利範圍第12項之介面電路,其中該時序控制表為可更新的。
- 16. 一種介面電路,用來傳送一資料,該介面控制電路包含有:
- 一資料順序選擇模組,包含一資料順序選擇表,用來提供 一排列順序,該資料順序選擇模組用來依據該排列順序, 排列該資料;以及
- 一接腳順序選擇模組,包含一接腳順序選擇表,用來記錄相對應於該資料之一至少一接腳,該接腳順序選擇模組藉



由該至少一接腳接腳傳送該資料。

- 17. 如申請專利範圍第 16項之介面電路,其中還包括:一輸出入時序控制模組,電連於該資料順序選擇模組以及該接腳順序選擇模組,包含一輸出入時序控制表,用來提供一週期資料,以使該資料依據該週期資料,傳送該資料。
- 18. 如申請專利範圍第 19項之介面電路,其係設置於一電路系統中,該電路系統係藉由該介面控制電路連接於至少一第二電路系統,其中該資料順序選擇表、該接腳順序選擇表、以及該輸出入時序控制表中至少其一為可更新的,並符合該至少一第二電路系統之需求。
- 19. 如申請專利範圍第 16或第 17項之介面電路,其中該資料順序選擇模組包含一輸出資料順序選擇模組以及一輸入資料順序選擇模組,該接腳順序選擇模組包含一輸出接腳順序選擇模組以及一輸入接腳順序選擇模組。
- 20. 一種用以傳送一資料的方法,該方法包含有:依據一資料順序選擇表決定出一排列順序;以及依據該排列順序,排列並傳送該資料。
- 21. 如申請專利範圍第20項之方法,該方法還包含有:



依據一接腳順序選擇表決定出一至少一接腳;以及由該至少一接腳依序傳送該資料。

22. 如申請專利範圍第20或第21項之方法,其中該方法另包含:

依據一週期資料,由該至少一接腳依序傳送該資料。

- 23. 如申請專利範圍第20或第21或第22項之方法,其中該資料順序選擇表為可更新的。
- 24. 一種用以傳送一資料的方法,該方法包含有: 依據一接腳順序選擇表決定出一至少一接腳;以及 由該至少一接腳依序傳送該資料。
- 25. 如申請專利範圍第24項之方法,其中該方法另包含:依據一週期資料,由該至少一接腳依序傳送該資料。
- 26. 一種用以輸出一控制訊號的方法,該方法包含有:依據一輸出入時序控制表決定出一輸出入時序;以及依據該輸出入時序,輸出該控制訊號。
- 27. 如申請專利範圍第26項之方法,其中該輸出入時序控制表係為可更新的。



28. 一種用以傳送一資料的方法,該方法包含有:

依據一資料順序選擇表,將該資料依序讀出並加以排


列; 以及

依據一接腳順序選擇表,將該資料寫入相對應之接

腳;


29. 如申請專利範圍第 28項之方法,其中還包括:依據一輸出入時序控制表,將該資料於相對應之週期內,由該相對應之接腳輸出。








画























This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

CHINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.